BEST AVAILABLE COPY

1/5/2

î ... ;

DIALOG(R) File 347: JAPIO

(c) 2006 JPO & JAPIO. All rts. reserv.

01974695

INTEGRATED MEMORY CIRCUIT HAVING BLOCK SELECTION

PUB. NO.:

61-188795 [**JP 61188795** A]

PUBLISHED: August 22, 1986 (19860822)

INVENTOR(s): KOONERISU DEIITOUIN HAATOHERINGU

FURANSU YAKOBU RISUTO

APPLICANT(s): PHILIPS GLOEILAMPENFAB NV [000982] (A Non-Japanese Company or

Corporation), NL (Netherlands)

APPL. NO.:

61-028768 [JP 8628768]

FILED:

February 12, 1986 (19860212)

PRIORITY:

8500434 [NL 85434], NL (Netherlands), February 15, 1985

(19850215)

INTL CLASS: [4] G11C-011/34; G11C-007/00

JAPIO CLASS: 45.2 (INFORMATION PROCESSING -- Memory Units)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭61-188795

@Int_Cl_4

識別記号

宁内整理番号

❸公開 昭和61年(1986)8月22日

G 11 C 11/34 7/00 7230-5B 6549-5B

審査請求 未請求 発明の数 1 (全5頁)

劉発明の名称 ブロック選択を有する集積メモリ回路

②特 願 昭61-28768

愛出 願 昭61(1986)2月12日

優先権主張 1985年2月15日匈オランダ(NL) 198500434

砂発 明 者 コーネリス・ディート オランダ国5621 ベーアー アインドーフェン フルース

ウイン・ハートヘリン ヴアウツウエツハ1

グ

砂発 明 者 フランス・ヤコブ・リ オランダ国5621 ベーアー アインドーフェン フルーネ

スト ヴアウツウエツハ1

⑪出 願 人 エヌ・ベー・フィリツ オランダ国5621 ベーアー アインドーフエン フルーネ

プス・フルーイランペ ヴアウツウエツハ1

ンフアブリケン

砂代 理 人 弁理士 杉村 暁秀 外1名

明 細 書

1. 発明の名称 プロック選択を有する集積メモリ回路

2.特許請求の範囲

1. 複数のメモリプロックに分割され、これ等 メモリプロックの夫々は列及び行に配された メモリセルを有し、1つの行に配されたメモ リセルは1つの行選択ラインに接続され、一 方複数のメモリプロック内において、1つの 列に配されたメモリセルは1つの列選択ライ ンと接続され、1つのメモリプロック内のメ モリセルの1つの列は、列選択信号XSとプロ ック選択信号BSが加えられる1つの列選択論 理ゲートを経て付勢可能な集積メモリ回路に おいて、列選択論理ゲートは直列に接続され た第1と第2トランジスタを有し、第1トラ ンジスタの第1主電極はプロック選択信号BS を受け、その第2主電極は列選択ラインおよ び第2トランジスタの第1主電極と接続され、 この第2トランジスタの第2主電極は基準電

位点(群)と接続され、一方そのゲート電極は反転プロック選択信号BSを受けるようにしたことを特徴とするプロック選択を有する集積メモリ回路。

- 2. 両トランジスタはNMOS電界効果トランジス タで、第1トランジスタはそのゲート電極に 列選択信号XSを受ける特許請求の範囲第1項 記載のメモリ回路。
- 3. 第2トランジスタはNMOS電界効果トランジスタで、第1トランジスタはそのゲート電極に反転列選択信号XSを受けるPMOS電界効果トランジスタである特許請求の範囲第1項記載のメモリ回路。
- 4. 列選択論理ゲートは別のNMOS電界効果トランジスタを有し、このトランジスタの両主電 極は第2トランジスタの両主電極と接続され、そのゲート電極は反転列選択信号XSを受ける特許請求の範囲第3項記載のメモリ回路。
- 5. 主電極が第2トランジスタの主電極と接続 された第3トランジスタを有し、第1トラン

ジスタはPMOS形で第2トランジスタと前記第 3ランジスタはNMOS形であり、第2トランジ スタのゲート電極は反転プロック選択信号IS を受け、第1トランジスタと第3トランジス タのゲート電極には反転列選択信号XSが加え られる特許請求の範囲第1項記載のメモリ回 路。

- 6. メモリ回路は列方向と行方何にプロックに分けられ、1つのプロック内の1つの行は、反転行選択信号XS、プロック選択信号BSおよび反転プロック選択信号BSが加えられる1つの行選択論理ゲートを経て付勢可能な特許請求の範囲第1項から第5項の何れか1項記載のメモリ回路。
- 7. 行選択論理ゲートと列選択論理ゲートとは同じである特許請求の範囲第6項記載のメモリ回路。

3. 発明の詳細な説明

本発明は、複数のメモリプロックに分割され、 これ等メモリプロックの夫々は列及び行に配され

り方で、この反転ORゲートはこの場合及転でRS かければならない。けれどもCMOSトランシスタかけれる場合には、かられる場合には、の解決方もやの理由はである。そとのでは、のでは、なりにはできなが、のでは、なりにはできなが、では、ならでは、なりには、なりでは、なりによりでは、なりによりでは、なりには、なりには、なりには、なりには、なりには、なりになりになりに、1024)の列選択ゲートを並列に駆動せねばならない。

本発明の特徴とするところは、列選択論理ゲートは直列に接続された第1と第2のトランジスタを有し、第1トランジスタの第1主電極はブロック選択信号BSを受け、その第2主電極は列選択ラインおよび第2トランジスタの第1主電極と接続され、この第2トランジスタの第2主電極は基準電位点(群)と接続され、一方そのゲート電極は

たメモリセルを有し、1 つの行に配されたメモリセルは1つの行選択ラインに接続され、一方複数のメモリプロック内において、1列に配された1つの列選択ラインと接続され、1つのメモリプロック内のメモリセルの1つの列は、0列選択信号とプロック選択信号が加えられる1つの列選択論理ゲートを経て付勢可能な集積メモリ回路に関するものである。

反転プロック選択信号BSを受けるようにしたことにある。

CMOSトランジスタを有する本発明の集積メモリ 回路の好ましい実施例では、主電極が第2トラン ジスタの主電極と接続された第3トランジスタを 有し、第1トランジスタはPMOS形で第2トランジ スタと第3トランジスタはNMOS形であり、第2ト ランジスタのゲート電極は反転ブロック選択信号 BSを受け、第1と第3トランジスタのゲート電極 には反転列選択信号が加えられる。このようにメ モリ回路は予じめ選択された列選択ラインを、反 転プロック選択信号BSで駆動される第2トランジ スタを経て放電する必要がないという利点を有し、 このことはデータの授受がより早いことを意味す る。CMOSトランジスタ(PMOS トランジスタとNMOS トランジスタ)を用いることにより、メモリ回路 のエネルギ損失が非常に少ないという公知の利点 がある。

以下に本発明を図面の実施例によって更に詳しく説明する。

第1図はメモリセクションが8つのメモリブロ ック1~8に分けられたメモリ回路10を示す。各 メモリブロックは、列と行に配され且つ行アドレ スCAと列アドレスRAにより選択されるメモリセル を有する。列アドレスは列解読回路11に加えられ、 行アドレスCAの最初の部分は行解銃回路12a と12b に加えられる。行アドレスCAのそれ以上の部分は プロック選択回路13に加えられ、メモリプロック 内のメモリセルは後述するようにアドレスCAとRA によって選択することができる。第1図よりわか るように、メモリセルは、行および列解統回路11. 12a 及び12b によってだけでなく、この目的で各 メモリブロック1~8にそれぞれプロック選択信 号BS1 、BSI ~BS8 、BS8 を加えるプロック選択 回路13によっても選択さる。メモリ回路における このようなアドレス指定の理由を第2図で説明す る.

第2図は第1図のメモリ回路の詳細を示す。メモリプロック1、2~8は各メモリプロック内のメモリセルの行と列で示されている。プロック1

のメモリセルの列1は符号1C1 で示してある。こ の列の第1セルは符号1C11で、第2セルは符号1C 12で、以下同様にして示してある。以後のメモリ フロックのセルおよび行の符号についても同様で ある。プロックのメモリセルは次のようにして選 ばれる、即ち、行ラインCA1 またはCA2 または…… CAn を経て各プロック内の1つの行が駆動さる。 すべてのブロックのラインCAI は同じ回路で駆動 できるが、代りに別々のパッファで駆動してもよ い。1つのプロック内の1列のメモリセルの選択 は、この目的列選択信号でXSI またはXS2 または -----XSm を受ける選択論理ゲートPによって行われ る。メモリブロックj(1≤j≤8)内にあり、 該メモリブロックjの列iにある選択論理ゲート Pは符号Pji で示す。更に、プロック選択信号BSj と反転プロック選択信号BSi もまた前記のゲート 回路に加えられる。列選択信号XSi はすべての列 iCl , iC2 ····iCn (l≤i≤n)のすべてのメモ リセルを駆動する必要はなくて複数(8) の選択論 理ゲートPだけを駆動すればよいので、1つのブ

ロックの1列を著しく早く駆動することができる。 多数のこのような選択論理ゲートPがメモリに存 するので、即ちプロック毎に一列当り1個あるの で、この選択論理ゲートPは(過度に)大きな表 面積を必要とするものであってはならない。現状 の技術では、これ等のゲートに対し、CMOSトラン ジスタの場合には 6個のトランジスタを有するAND ゲートが用いられる。このゲート回路は大きな集 積表面積を必要とする。第2図のNOR ゲートは遙 かに小さな衷面積しか必要とせず、また第3図よ り明らかなように、含まれるトランジスタの数は 著しく少ない。第3図に示した列選択論理ゲート Pji は2つの直列のトランジスタ31と32を有し、 トランジスタ32にはべつのトランジスタ33が並列 に接続されている。トランジスタ32と33はNMOSト ランジスタで、そのソースは規準電位 (大地電位) VSS に接続されている。トランジスタ31はPMOSト ランジスタである。トランジスタ31と32のゲート 電極は反転列進択信号XSi を受け、トランジスク 33のゲート電極はブロック選択信号BSj を受ける。

若しトランジスタ31がNMOSトランジスタならば、 このトランジスタはそのゲート電極に非反転列選 択信号を受けるべきである。信号BS」が「高」で 信号XSiが「低」の時には、プロック」の列iを 付勢する列選択ラインLjiは「高」信号を送るこ とは明らかであろう。この列選択ラインLji の信 号は、信号BSJ が「高」かまたは信号XSi が「高」 の場合には「低」である。図示の選択論理ゲート Pji の実施形態では、トランジスタ31は8マイク ロメータのチャネル巾、トランジスタ32は4マイ クロメータのチャネル巾およびトランジスタ33は 2マイクロメータのチャネル巾を有する。このよ うに小さなゲート回路は信号BSj, BSj およびXSi のラインに対して低容量性負荷を表わすことは明 らかであるから、これ等のゲート回路は僅かな遅 延しか生ぜず、このことは云うまでもなく有利で ある。

若しプロック選択信号BSj がメモリセルの各選択の後およびこれに引続く同一プロック内の別の列のメモリセルの選択前に短期間「低」にされ、

このため列選択ラインが放電されるならば、トランジスタ32は無くてもよいことに注意すべきである。たとえ選択論理ゲートPji がかくして僅かに更に小さくされても、ブロック選択信号BSj を「低」(BSj は「高」)にする必要のためにメモリの動作速度が減少し、このことは云う迄もなく望ましいことでない。

更に、以上の説明は列方向への分割のみに関するものであるが(各列選択ラインは実際上それぞれのプロック内において多数の列選択ラインで置き替えられる)、同様な分割を行方向に行えることができることにも留意すべきである。

メモリをブロック選択で分割(列および/または行方向)することは特に128Kビットまたはそれ以上(256K ビット等)に対して魅力的である。以上の「列」および「行」と云う言葉は互換性があるものであることは明らかであろう。

4. 図面の簡単な説明

第1図は本発明のブロック選択を有するメモリ 回路のブロック図、 第2図は第1図のメモリブロックの詳細図、 第3図は第2図のメモリブロックのゲート回路 の一実施例である。

1~8…メモリプロック

11…列解統回路 12a, 12b…行解統回路 13…プロック選択回路 31…第1トランジスタ 32…第3トランジスタ 33…第2トランジスタ

1C1 ~8C1 …メモリセルの列

BSI ~BS8 …プロック選択信号

BS1 ~BS8 …反転プロック選択信号

CA1 ~CAn …行ライン

L11 ~L8m …列選択ライン

P11 ~ P8m …列選択論理ゲート

XS1 ~ XSm … 列選択信号

XSI ~XSm …反転列選択信号






FIG.1





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.